

MỤC LỤC HÌNH VẼ

- Hình 3. 1. Sơ đồ khối chức năng hệ thống đo nhiệt độ 25 kênh
- Hình 3. 2. Nguyên lý đo điện trở cơ bản
- Hình 3. 3. Sơ đồ nguyên lý mạch đo nhiệt độ
- Hình 3. 4. Sơ đồ mạch in của mạch đầu vào 25 đầu đo
- Hình 3. 5. Sơ đồ mạch nguyên lý khối ghép kênh sử dụng CPLD
- Hình 3. 6. Kiến trúc tổng quan của FPGA
- Hình 3. 7. Các dòng CPLD khác nhau
- Hình 3. 8. Sơ đồ nguyên lý bo mạch chủ
- Hình 3. 9. Mạch nguyên lý giao tiếp JTAG
- Hình 3. 10. Sơ đồ nguyên lý khối
- Hình 3. 11. Khối mạch ghép nối máy tính
- Hình 3. 12. Khối chỉ thị nguồn
- Hình 3. 13. Khối mở rộng bộ nhớ
- Hình 3. 14. Sơ đồ kết nối chân
- Hình 3. 15. Mạch tạo dao động
- Hình 3. 16. Khối cấp nguồn cho bo mạch chủ
- Hình 3. 17. Khối mở rộng kết nối
- Hình 3. 18. Sơ đồ cấu trúc quá trình đo kiểm chuẩn đầu đo nhiệt độ
- Hình 3. 19. Bảng kết quả kiểm định của chi cục đo lường Hà Nội
- Hình 3. 20. Giấy chứng nhận hiệu chuẩn hệ thống 25 đầu đo
- Hình 3. 21. Khớp nối cầu bộ gá sensor
- Hình 3. 22. Hệ thống khớp nối bộ gá
- Hình 3. 23. Má kẹp bộ gá sensor
- Hình 3. 24. Phần đầu gá sensor
- Hình 3. 25. Lưu đồ thuật toán phần mềm
- Hình 3. 26. Giao diện phần mềm đo kinh lạc
- Hình 3. 27. Quản lý bệnh nhân
- Hình 3. 28. Bảng kết quả chẩn bệnh bằng hệ thống đo kinh lạc TS-2010
- Hình 3. 29. Biểu đồ số lượng bệnh nhân theo mặt bệnh